第34周大组讨论会：2019-25

时间：2019年10月16日，晚上19：00

地点：科教楼 A1706

报 告 人：2018级  潘宇琦

报告题目：基于测试项相关性的低测试逃逸适应性测试方案

报告摘要：

随着集成电路工艺尺寸不断降低，电路规模不断扩大，导致在制造测试阶段集成电路测试的内容与时间大大增长，这增加了集成电路的测试成本。目前，降低测试成本而不降低测试质量成为了测试开发过程中的关键挑战。测试数据通过机器学习使得即使在少量特征数据的基础上也能高度精确地预测每个芯片的质量，从而为其定制专属的测试方案，用于提前发现故障，节省测试成本。本文利用测试项目之间具有相关性的特点，提出了一种基于测试项相关性的低测试逃逸适应性测试方案。与传统的测试方案相比，本文所提出的适应性测试方案可以根据测试项的特性对测试项进行分类，再根据芯片预测的不同质量等级，制定合适的测试方案。而且在特征选取、测试逃逸、测试项数目，测试时间都具有优势。该方案可适用性强，在降低芯片测试成本方面，具有重要意义，有实用价值。